联发科抢先苹果推出 3nm 芯片

MediaTek（联发科）

联发科本周宣布，已成功流片采用台积电 3 纳米级制造工艺的 首款旗舰智能手机片上系统 ，从技术上讲，这意味着联发科在首款 3 纳米 SoC 领域击败了苹果。根据SoC开发商披露的信息，我们正在处理一款采用台积电N3E制造技术制造的应用处理器，这使其成为业界首款使用该节点的芯片之一。

我们的重点通常是 PC 硬件，移动 SoC 通常不在我们的范围内。也就是说，联发科的公告有三个重要方面：这是业界首款正式披露的 N3E SoC、领先于苹果发布 3nm 处理器以及联发科与英特尔代工服务的关系。让我们从最明显的一个开始。

3nm 击败苹果

从形式上看，联发科凭借 3 纳米智能手机 SoC 击败了苹果，但有一个问题。据报道，苹果的 3nm 移动应用处理器已开始量产，并将于本月晚些时候推出 iPhone 15 系列时上市。与此同时，联发科的下一代天玑旗舰将于2024年量产。

作为台积电的主要客户，苹果公司领先于竞争对手使用代工厂的领先工艺技术，人们普遍认为台积电自 2022 年底以来一直使用其最先进的生产节点 N3B 为苹果生产 3 纳米 SoC。

第一个 N3E SoC

台积电拥有两种 3 纳米级制造工艺：基准 N3（也称为 N3B），可具有多达 25 个 EUV 层，并可使用 EUV 双图案化来实现更高的晶体管密度。台积电的另一个是简化的 N3E，最多可以使用 19 个 EUV 层，并且不应该使用 EUV 双图案化。与 N5 相比，台积电的 N3 提供更小的 SRAM 单元和更高的逻辑晶体管密度，但与 N5 相比，N3E 提供更积极的功耗 (-32%) 和性能 (+18%) 改进。这些确实是联发科在台积电使用的3nm节点时提到的特征，这显然指向N3E。

尽管 Apple 正在利用 N3B 更高的晶体管密度，但 N3E 承诺更宽的工艺窗口和潜在更高的产量，这对于成本至关重要。台积电计划在 2023 年底使用 N3E 启动大批量制造 (HVM)。

值得注意的是，联发科领先于其他台积电客户（例如 AMD、Nvidia、高通）披露其 N3E 流片，特别是考虑到移动 SoC 开发商并不倾向于披露此类信息。该公司决定这样做的原因尚不清楚。

IFS 怎么样？

联发科与英特尔于 2025 年 7 月签署了一项战略协议，将其先进的工艺技术用于一系列客户端设备芯片。事实上，联发科是唯一一家与 IFS 签署此类协议并公开披露的大型无晶圆厂芯片设计商。

联发科与台积电发布 3nm 相关公告之际，正值英特尔代工服务加大营销力度之际，因此该公告可能被视为转移对 IFS 注意力的一种方式。与此同时，联发科迄今为止尚未就其与英特尔代工部门的流片发布任何公告，这可能并不令人意外，因为联发科可能打算在 2024 年至 2025 年及以后使用英特尔的 20A 和 18A 生产节点，而不是英特尔的 4nm 和 3nm。 2023 – 2024 年一流技术。

（本文依据了Tom’s Hardware的消息）